

Cognome e Nome	
Matricola	
Data	3 Dicembre 2007

Prova Scritta di Complementi di Elettronica II


3 Dicembre 2007

Si assuma per tutti i transistori $L=L_{MIN}$. Si riportino negli spazi bianchi all'interno del testo l'espressione analitica ed il valore numerico dei risultati.

In figura si mostra un circuito in cui tutti i gate sono realizzati in tecnologia Fully CMOS e sono dimensionati in modo da avere tempi di salita e discesa uguali.

Della tecnologia in questione sono noti il ritardo di riferimento per la metodologia del Logical Effort $t_{t0}=9ps$, il *parasitic effort* dell'invertitore $p_{inv}=1.1$, i valori di $\beta'_n=270\mu A/V^2$, $\beta'_p=135\mu A/V^2$ e la capacità al terminale di *gate* del transistore a dimensionamento minimo $C_{M1}=1.3fF$.

In figura è indicato il dimensionamento $S_n=2$ degli *n*-MOSFET del *gate* NAND, mentre S_{exor} ed S_{nor} indicano i dimensionamenti *non noti* del *gate* EXOR e NOR. Le capacità di carico valgono $C_L=82fF$ e $C_{L2}=27fF$ è indicato in figura.



- 1) (8 Punti). Si calcoli il *logical effort* e *parasitic effort* dei tre *gate* nel circuito e la capacità di ingresso C_{in} .

2) (10 Punti). Si scriva l'espressione del ritardo (in unità di t_{p0}) dall'ingresso IN all'uscita Out in funzione delle capacità C_{nor} e C_{exor} .

Si determinino quindi i valori delle capacità C_{nor} e C_{exor} e dei corrispondenti dimensionamenti S_{nor} ed S_{exor} che minimizzano il ritardo al nodo Out e si calcoli il valore numerico del ritardo minimo.

3) (8 Punti). Noti i valori di S_{nor} ed S_{exor} determinati al punto precedente, si calcoli il *branching effort* b_X al nodo X ed il ritardo dall'ingresso IN all'uscita $Out2$.